向14纳米工艺奋进 Intel的移动SoC

　　处理器竞争的中心，已经不是面向pc平台的处理器，而是转向了移动SoC(System on a Chip，片上系统)。Intel充分认识到了这一点，急速地强化移动SoC(System on a Chip)。也就是想要把握住迟到加入的智能手机与平板电脑市场，在上面使一下劲。借助32nm制程的「Medfield」「Clover Trail」系，加紧脚步向22nm，14nm制程移行，用以对抗竞争对手的移动SoC。

　　大体的路线是这样的：从面向平版电脑，这次发布的32nm制程基于「Cloverview SOC」的Clover Trail平台，到明年(2013年)22nm制程基于「Valleyview2 SoC」的「Bay Trail」。继而是2014年，向14nm「Airmont」core base移行。

　　面向智能手机的平台方面：在现在Medfield的基础上，加上基于从32nm的Cloverview派生出来的Cloverview+ 的「Clover Trail+」平台。虽然实质上可以看出是同die(半导体本体)制品，但Clover Trail是对应Windows 8，Clover Trail+聚焦于Android，这样分化的。另外，在低成本智能手机平台上，投入32nm制程基于「Royston SoC」的「Gilligan's Island」平台。另外，明年(2013年)投入22nm制程的Silvermont核心的，基于「Tangier SoC」的「Merrifield」平台。

　　Intel如果能用这个行进速度推行起Atom SoC的话，基本上Intel的竞争力就算是稳固了。当然了，这只是性能，功耗，芯片成本部分。软件环境系统那就是另外的问题了。不过整顿好竞争的立足点这是必须的。

　　受平板体积限制而勉强控制的Medfield die尺寸

　　当然，仅从Roadmap上看，无法知道在20美元左右价位以下的SoC世界，Intel的SoC是否有竞争力，在成本方面是否有优势，以及核心数与电力方面，是否真的可以跟ARM系SoC进行竞争。在以上要素的基础上，有必要探讨die size(半导体本体的面积)，核心，系统架构等。

　　Medfield的die面积，如以上幻灯片，在上月的IDF正式发表：64平方mm。晶体管数量为4 亿3200万。然而上面那张幻灯片上的die照片内侧被模糊化，不想让人看到Unit的构成。

　　尽管如此，纵横比与从晶圆推测到的结果相近。同时也与Hot Chips时不清晰的照片基本上是相同的纵横比。因此die的纵横比差不多也就可以认为是这样照片上的样子。现在的die照片通过修复，得到以下的图。中图为32nm Medfield的Penwell，右图为过去的45nm Moorestown的Lincroft。左图为32nm 的Atom SoC试做芯片「Rosepoint」，面积为83平方mm。

　　就如所看到的，45nm版与中央Penwell推定途中，由于CPU核心的纵横比不同，Penwell的纵横比是否正确暂时不能确定。Rosepoint为ISSCC註：（IEEE International Solid-State Circuits Conference)，美国电气和电子工程师学会(IEEE)主办的国际电子电路研讨会］的照片因此肯定是正确的。但是Rosepoint上作为Atom核心的部分，虽然上下的宽度与 Penwell的推测图相同，左右的长度是不一样的。

　　不管怎么说，上图得到的芯片纵横比并不可靠。但是可以估计得出面积。要说从这张图能看出什么，也就是各Unit大概的面积比。据此可以推测其他的构造，如die面积，以及22nm时的die面积。

　　Atom的CPU核心为45nm制程时代。在「Bonnell」的核心上，32nm制程的核心codename为「Saltwell」。CPU核心+512KB 二级缓存的面积：45nm Bonnell为 14平方毫米左右；单独Bonnell CPU 核心为9平方mm左右。32nm Saltwell的情况：CPU核心＋二级缓存几乎缩小了一半，为7平方毫米左右，CPU核心单体面积也近乎减半。也就是说，CPU核心与二级缓存上，通过制程的进步，基本可以看到面积缩小50%这样的成功。

　　那么，7平方毫米程度 CPU核心+L2的面积，与ARM系CPU核心比起来又如何呢。我们来看TSMC（台积电）40nm制程的Cortex-A9。双核结构，性能优化Hard macro的情况，做到了6.7平方毫米的die面积。这是不包含缓存的，每核心+总线达到4平方毫米以下。相当于45nm的Bonnell核心一半以下的面积，但与32nm的 Intel Saltwell核心相比差别就很小了。粗略地说，32nm制程的Atom核心与40nm的Cortex-A9核心很接近。

　　ARM Cortex-A9(40nm)、Bobcat(40nm)、Atom(45nm/32nm)的面积比较

　　ARM Cortex-A9的Macro配置

　　然而，各家的Cortex-A9的最终封装面积实际上有大有小。因此很难做出概括。电力上优化的Macro，40nm制程Cortex-A9的一个核心仅2平方毫米的程度。尽管如此，32nm制程上Intel的核心与ARM的40nm制程的确缩小了差异。

　　但是ARM SoC如今在向28nm制程移行，对于28nm制程的ARM核心，Atom系核心面积再度处于劣势。Samsung 也于32nm之后向半代制程（Half-node）的28nm移行。这也就理所当然的成为Intel加快Atom SoC 向22nm制程移行的理由。

　　Clover Trail的die面积是90平方毫米左右吗？

　　Penwell与Lincroft两芯片都是60平方毫米左右，die面积基本上没有什么差异。但是 Lincroft是需要搭配南桥芯片 (I/O Hub chip)的，与南桥「Langwell」两个芯片构成。相比之下，Penwell将南桥的功能整合，成为SoC（片上系统）。因此伴随着的，是 Penwell芯片被I/O pad包围着。

　　Penwell受I/O pad限制，也就是由于I/O pad面积，只能使用最小面积的芯片。简单地说，将移动SoC做到Penwell以下die面积在成本控制上很难。

　　其次，试着将上个月IDF上公开的Clover Trail的die照片向假想Medfield的die缩小，调和。由此得到的Clover Trail与Medfield比较，得到以下的图。根据图推定，Clover Trail的die尺寸约90平方毫米左右。

　　Medfield与Clover Trail的die

　　Clover Trail基本上是将成为Medfield上位兼容的SoC。Intel原图的Unit区分实际上很大程度并不严谨。但是在構成IP Unit中，有可能增大核心面积，除了CPU核心，GPU核心以外没有其他的东西，也由此可见GPU核心的体积不小。

　　仅从die推定图上来看，Medfield到Clover Trail，GPU核心体积增长了一倍以上。Intel由于被平板事业者传言Medfield将搭配PowerVR SGX540、Clover Trail搭配PowerVR SGX544MP2，整合了GPU因此将会大核心化。从SGX540到SGX544MP2，不仅GPU核心数增加一倍，GPU核心内部运算单元也提升了一倍。总共Unit数与纯计算算能力在同频率下提升至4倍。

　　与ARM系移动SoC相比同样面积die下核心数较少

　　那么，Penwell的1 CPU核心+1 GPU核心，总计64平方毫米。Cloverview的2 CPU核心+2 GPU核心约90平方毫米。如此的Intel SoC核心面积与别家的ARM SoC比起来，究竟怎么样呢？

　　同样在32nm节点对比，2 CPU核心+2 GPU核心，Apple A5的32nm版为不到70平方毫米，比Medfield/Penwell稍微大一点。制造A5的三星制造出的核心比其他代工厂要大一些。这样对比下来，Intel Atom SoC就与两倍核心的ARM SoC处于同一die尺寸水平下。也就是说Cortex-A9 双核的OMAP4在45nm制程下尺寸在70平方毫米以下。相比而言，Intel SoC与上代ARM SoC在die面积上处于同一水准。然而换算成每个线程的性能，相对于Cortex-A9，Intel SoC是占优的。

　　Clover Trail/Cloverview的die面积与iPhone 5的Apple A6相近。A6为2CPU核心搭配3 GPU核心。这样一来，Cloverview+与A6的相差缩小了。但是Apple A6的CPU核心比Cortex-A9体积要大不少，单线程的scalar性能要高。因此即使这样对比，也不能说Intel有利。若是和Cortex-A9相比，40nm制程的Tegra 3共计搭载了5个Cortex-A9核心，81.9平方毫米，比起Cloverview来说，die还是要小。

　　我们还没有谈到ARM SoC 的28nm制程时代。28nm制程时代，由于die的面积更小，届时对于Intel来说，单纯的核心数量上比较不利。另外Cortex-A15也好Krait Class的CPU核心也好，当它们成为主流时，在CPU的单核性能上Intel的优越性愈发地减弱直至消失。相反，在CPU核心面积上，Intel与ARM的差距逐渐变小。尤其是Intel从22nm的Sivermont开始使用新的微架购，有可能再度使用大核心。

　　通过缩小制程使得微架构进化

　　当然了，Intel可以通过将核心大型化，多核心化来进行应对。实际上，Apple就是通过大核心达到高性能的。换句话说，Apple为了自己能提供最终制品，可以根据制品整体进行协调，但Intel无法这么做。

　　另外，Intel的整体价格/成本结构方面上也是不理想的。怎么说呢，如下图，Clover Trail(Cloverview)的die面积已经大到入门PC处理器的程度了。从Intel的角度看，一旦移动SoC的面积达到Apple A5X Class，同样大小的芯片如果是PC处理器的话，要卖100美元以上，面向手机与平板得化只是20美元程度，产生了不平衡。

　　但是，22nm制程的SoC要是Intel在2013年投入的话就不一样了。即便是pad limit相同，I/O pad内测的CPU核心与GPU核心增大也是可以的。Intel在从45nm向32nm更替时CPU核心面积可以缩减一半。如果32nm→22nm也能达到同样的程度（缩减一半）的话，100平方毫米甚至更小的芯片上，可以计算出能够承载4个CPU核心。GPU核心也同样可以承载4个。

　　尤其是在22nm制程中Intel改变了CPU核心与GPU核心的微架构。CPU核心变为Silvermont，单线程性能提高。GPU核心变为Imagination Technologies的PowerVR 6系列。虽然不论是CPU核心还是GPU核心都变大了，但同时性能也提高了。算是折衷的选择吧。

　　不管怎么说，进入22nm制程，Intel移动SoC的竞争力提高了。相对28nm制程的ARM SoC来说是有利的。在die面积上也能维持相当的竞争。如果能在移行14nm制程之后拉开距离，对于依赖代工厂制程技术的ARM SoC，可以说将会产生的优势是压倒性的。